

PATENT ABSTRACTS OF JAPAN

(11)Publication number : 08-146919

(43)Date of publication of application : 07.06.1996

(51)Int.Cl.

G09G 3/36
G02F 1/133

(21)Application number : 06-285284

(71)Applicant : SONY CORP

(22)Date of filing : 18.11.1994


(72)Inventor : IKEDA HIROYUKI
HAYASHI YUJI

(54) LIQUID CRYSTAL DRIVING DEVICE AND LIQUID CRYSTAL DRIVING METHOD

(57)Abstract:

PURPOSE: To provide a liquid crystal driving device and liquid crystal driving method constituted to optimize the writing timing of video signals by eliminating the influence of a variation in the signal propagation characteristics of the scanning circuits within liquid crystal panels even with the liquid crystal panels contg. the scanning circuits of high fineness and high speed driving.

CONSTITUTION: An external signal generator 102 outputs a pulse signal ΦI to a shift register SRO. A feedback signal ΦF added with delay time from this shift register SRO is fed back and the timing of the video signal ΦV is adjusted. The cancellation of the delay time intrinsic to the scanning circuits in the liquid crystal panels 103 is made possible. The correction of the delay quantity by every liquid crystal panel is made possible by addition of the shift registers for dummies within the scanning circuits and the exact taking out of the video signals is made possible even with the liquid crystal display devices formed to the higher fineness.



LEGAL STATUS

[Date of request for examination] 12.07.2000

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number] 3393238

[Date of registration] 31.01.2003

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's
decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19) 日本国特許庁 (J P)

(12) 公開特許公報 (A)

(11) 特許出願公開番号

特開平8-146919

(43) 公開日 平成8年(1996)6月7日

(51) IntCl.⁶

識別記号

庁内整理番号

F I

技術表示箇所

G 0 9 G 3/36

G 0 2 F 1/133

5 0 5

審査請求 未請求 請求項の数 2 O L (全 6 頁)

(21) 出願番号 特願平6-285284

(22) 出願日 平成6年(1994)11月18日

(71) 出願人 000002185

ソニー株式会社

東京都品川区北品川6丁目7番35号

(72) 発明者 池田 裕幸

東京都品川区北品川6丁目7番35号 ソニー株式会社内

(72) 発明者 林 祐司

東京都品川区北品川6丁目7番35号 ソニー株式会社内


(54) 【発明の名称】 液晶駆動装置及び液晶駆動方法

(57) 【要約】

【目的】 高精細、高速駆動の走査回路を内蔵した液晶パネルにおいても、液晶パネル内の走査回路の信号伝搬特性のばらつきの影響を排除して、ビデオ信号の書き込みタイミングを最適化した液晶駆動装置及び液晶駆動方法を提供する。

【構成】 外部信号発生器102はパルス信号ΦIをシフトレジスタSR0に出力する。シフトレジスタSR0から遅延時間が加味されたフィードバック信号ΦFが帰還しビデオ信号ΦVのタイミングの調整がなされる。そして、液晶パネル103内の走査回路固有の遅延時間をキャンセルすることができる。

【効果】 走査回路内にダミー用のシフトレジスタを追加することによって1液晶パネル毎の遅延量を補正することが可能となり、高精細化された液晶駆動装置においても正確にビデオ信号を取出することができる。



(2)

1

【特許請求の範囲】

【請求項1】 走査回路部と画素表示部が一体的に形成された液晶駆動装置であって、
 タイミング信号を発生する外部信号発生器と、
 前記外部信号発生器から発生するタイミング信号によりサンプリングされたビデオ信号と、
 前記外部信号発生器から発生するタイミング信号の伝達遅延を行う伝達遅延手段と、
 前記伝達遅延手段の出力である伝達遅延タイミング信号を前記外部信号発生器に帰還する帰還手段とを具備して成ることを特徴とする液晶駆動装置。

【請求項2】 走査回路部と画素表示部が一体的に形成された液晶表示装置の液晶駆動方法であって、
 タイミング信号を発生する外部信号発生器と、
 前記外部信号発生器から発生するタイミング信号によりサンプリングされたビデオ信号と、
 前記外部信号発生器から発生するタイミング信号の伝達遅延を行う伝達遅延手段と、
 前記伝達遅延手段の出力である伝達遅延タイミング信号を前記外部信号発生器に帰還する帰還手段とを具備し、
 前記タイミング信号は前記外部信号発生器から前記走査回路部に出力された後、前記帰還手段によって再度前記外部信号発生器に帰還された伝達遅延タイミング信号であることを特徴とする液晶駆動方法。

【発明の詳細な説明】

【0001】

【産業上の利用分野】本発明は、例えばカメラ一体型VTRのビューファインダや液晶プロジェクタ装置等に用いられる液晶駆動装置及び液晶駆動方法に関し、特に、ビデオ信号の書き込みタイミングを改良した液晶駆動装置及び液晶駆動方法に関するものである。

【0002】

【従来の技術】近年、カメラ一体型VTRや液晶プロジェクターに代表される液晶表示装置付機器の普及とともに、液晶表示装置への高性能化の要求が高まり、液晶表示装置の高精細化や高画質化が急速に進行している。この液晶表示装置には大別して画素制御用の薄膜トランジスタのみを基板上に形成して走査回路は周辺ICで行うものと、画素制御用の薄膜トランジスタとともに走査回路を基板上に一体的に内蔵するものとに分類される。

【0003】一方、多結晶シリコン(Poly-Si)を活性層とした薄膜トランジスタ(TFT:Thin Film Transistor 以下、単に「TFT」と記す)は、その駆動能力の高さから各画素毎のスイッチング素子サイズを小さくして高精細化に有利であると同時に、走査回路を表示部と同一基板上に構成できる利点を有するために主流をなしている。また、高精細化で低コストな液晶表示装置の実現を目指して様々な研究がなされている。更に、この方式の走査回路は、その高速性能の高さからブラウン管(CRT)の走査方式と同様に点状にビデオ信号を

2

画素に入力して行く点順次方式が採用され、線状に1走査線分のビデオ信号を一括して入力する線順次駆動方式とは差異を際立たせている。本発明は高精細化が進む走査回路を基板上に内蔵した液晶表示装置に係わるものである。

【0004】従来技術の液晶駆動装置及び液晶駆動方法について図3及び図4を参照して説明する。

【0005】初めに、図3を参照して従来技術の液晶駆動装置の構成を説明する。同図において、符号1は従来技術の液晶駆動装置を指す。従来技術の液晶駆動装置1は外部信号発生器2や液晶パネル3で大略構成される。前記外部信号発生器2の細部構成は、ビデオ信号Aが入力される入力端子4や、デコーダ5、サンプルホールドS/H6、ACアンプ7、タイミングジェネレータTG8、そしてパルスドライバ9等で構成される。また、前記液晶パネル3は、走査方向の制御を司る垂直走査回路11や水平走査回路12を一体的に搭載して構成される。前記水平走査回路12は水平画素数相当のシフトレジスタ(以下、単に「SR」と記す)SR1、SR2、SR3、SR4・・・を備えてなり、更に、前記シフトレジスタの制御のもとでビデオ信号の書き込み制御を司るスイッチ(以下、単に「SW」と記す)SW1、SW2、SW3、SW4・・・を備えて構成される。

【0006】垂直走査回路11及び水平走査回路12には、各画素制御用のTFT13がマトリクス状に配設されている。つまり、前記TFT13はソース・ドレイン電極SDやゲート電極Gで構成されており、そのゲート電極Gは前記垂直走査回路11に共通的に接続されている。同様に、ソース・ドレイン電極SDは信号線として前記水平走査回路12に共通的に接続されている。また、ソース・ドレイン電極SDは蓄積容量Csや液晶セルLCを介して共通電極VCOMに接続されている。ここで、TFT13におけるソース電極やドレイン電極は回路のバイアス極性が反転すると動作上のソース・ドレインが入れ替わり、通常のFET(電界効果トランジスタ)と同様に双方向性を有するため、両者を一体として扱いソース・ドレイン電極SDと呼称することとする。

【0007】このような構成の液晶駆動装置及び液晶駆動方法の動作を説明する。図3の入力端子4に入力されたビデオ信号Aはデコーダ5に入力される。デコーダ5では、コンボジットビデオ信号構成のビデオ信号Aを液晶パネル3の駆動に適合したR、G、Bのセパレート信号に変換するとともに同期信号Syncを後述するタイミングジェネレータTG8に出力する。併せてデコーダ5ではカラー、ピクチャー、色相等の調整回路が付加されて(図示省略)次段のサンプルホールドS/H6に送出される。前記S/H6ではタイミングジェネレータTG8から出力されたフレームパルスFRPと同期を取りつつR、G、Bのビデオ信号を交流化してビデオ信号ΦVを生成して出力する。(以降はR、G、Bビデオ信号

(3)

を一括して ΦV と呼称する)。

【0008】タイミングジェネレータTG8では液晶パネル3の制御に必要な各種のタイミング信号Bを不図示のVCO(Voltage Controlled Oscillator: 電圧制御発信器)や前記デコーダ5が発生する同期信号Syncから生成してタイミイグ信号Bの $\Phi 1'$ 、 $\Phi 2'$ 、 $\Phi S'$ として次段のパルスドライバ9に出力する。パルスドライバ9では、所定の信号レベルに変換して $\Phi 1$ 、 $\Phi 2$ 、 ΦS を生成して出力する。前記タイミイグ信号 $\Phi 1$ 、 $\Phi 2$ 、 ΦS の役割を説明するならば、 $\Phi 1$ 、 $\Phi 2$ は前記水平走査回路12におけるSR用のタイミングパルスであり、 ΦS は同じく水平走査回路のスタートパルスである(垂直走査回路系の各種タイミングパルスは省略する)。

【0009】液晶パネル3は、前述の外部信号発生器2から入力されたビデオ信号 ΦV や、タイミング信号 $\Phi 1$ 、 $\Phi 2$ 、 ΦS を受取るとともに、水平走査回路12や垂直走査回路11に供給する。前記水平走査回路12内のSR1、SR2・・・ではスタートパルス ΦS をスタート基準として作動を開始し、タイミングパルス $\Phi 1$ 、 $\Phi 2$ に応動したスイッチ開閉パルスH1、H2・・・を生成して次段のSW1、SW2・・・に出力する。前記SW1、SW2・・・では前記スイッチ開閉パルスをもとにビデオ信号 ΦV を取り込み、信号線を介してTFT13のソース・ドレイン電極SDに出力する。前記TFT13では、垂直走査回路11の走査期間の選択パルス入力に応動してゲート電極Gをアクティブ状態にする。前記垂直走査回路11のアクティブ期間に水平走査回路12から各ソース・ドレイン電極SDに順次映像データを取り込む。映像データは蓄積容量Cs及び液晶セルLCに供給される。前記液晶セルLCの動作は、各画素の映像レベルに応じて供給された電圧によって不図示の液晶分子を印加電圧方向に捩じれて起立させることにより、この液晶分子の旋光性を利用して液晶パネル3に画像表示がなされる。

【0010】次に、図3及び図4を参照して従来技術の液晶駆動装置及び液晶駆動方法の動作を説明する。

【0011】ここで図4は、図3に示す如きSR1、SR2・・・とSW1、SW2・・・の動作を示すタイミングチャート図である。図4における ΦS は図3に示した外部信号発生器2が発生するスタートパルスであり、 $\Phi 1$ や $\Phi 2$ は同じく外部信号発生器2が発生するタイミングパルスである。ここで、タイミングパルス $\Phi 2$ は前記タイミングパルス $\Phi 1$ の反転波形である。また、H1、H2・・・は前記SR1、SR2・・・が発生するスイッチ開閉パルスであり、 ΦV は各々画素におけるビデオ信号である。

【0012】そして、スタートパルス ΦS は初段のSR1に例えばパルス幅590nsecの矩形波として入力され、タイミングパルス $\Phi 1$ 、 $\Phi 2$ に同期するようにし

て取り込まれる。初段のSR1はスタートパルス ΦS をスタート基準として作動を開始し、タイミングパルス $\Phi 1$ の立ち下がりですwitch開閉パルスH1を出力してswitchの拡張時に所定の画素に応じたビデオ信号 ΦV を取り込む。SR1の出力はSR2に転送されて、順次SW2、SW3・・・と1液晶パネル毎に固有の位相遅延を生じながら伝達される。同じく、タイミングパルス $\Phi 2$ の立ち下がりですwitch開閉パルスH2を出力して次の画素に所望のビデオ信号 ΦV を取り込む。ここで、図4に示すようにタイミングパルス $\Phi 1$ や $\Phi 2$ の立ち下がりタイミングと、実際にswitch回路を起動するswitch開閉パルスH1及びH2の発生タイミングには Δt の遅延時間を生じる。この遅延時間 Δt は後述する理由により、液晶パネル毎に偏差(ばらつき)を含有している。

【0013】つまり、多結晶シリコンTFTは走査回路を構成すると同時に各画素のスイッチング素子をも構成しており、この多結晶シリコンTFTの電気的特性はシリコン薄膜の結晶粒径や、水素による粒界トラップ終端度合いにより大きく左右される。このため、各画素のスイッチング素子のトランジスタ特性を最適化するためにTFTのしきい値を調整したり、水素の終端度を変化させたり、製造プロセスを変化したりすると、走査回路内の信号伝搬においても影響を受けることになる。また、一枚のウェハから複数の液晶パネルを製造する場合にはウェハ内の取出部分による特性のばらつき(各液晶パネル毎のばらつき)等も走査回路内の信号伝搬に影響を及ぼすことになる。これらの特性のばらつきの影響は前述のような遅延時間 Δt のばらつきとして現れる。

【0014】従来、このビデオ信号 ΦV を各信号線に対応したswitchに送出するタイミングは、予め外部信号発生器2内で自らが生成するタイミング信号を基準として一定の時間遅延を加えて調整されたビデオ信号 ΦV として出力されていた。

【0015】

【発明が解決しようとする課題】しかし、従来技術の液晶駆動装置及び液晶駆動方法では、上述のように外部信号発生器から入力されたタイミング信号が水平走査回路のswitchに到達するまでの伝搬時間にばらつきが発生するため、入力されるビデオ信号のタイミングが変動する場合がある。このようなビデオ信号の読み取りタイミングの擦れが大きくなると隣接する信号線に混入するため、隣接する画素に言わば虚像を書き込んでしまい画素品位を著しく劣化させる要因となる。また、ビデオ信号のタイミングマージンの充分取れる比較的低画素の液晶パネルでは問題にならないが、画素が高精細となりswitch時間が短く成れば成る程、或いは駆動速度が上がれば上がる程、無視し得ない場合があった。

【0016】更に、この伝搬時間のばらつきは前述のように1液晶パネル毎に個別に発生するものであるためウ

(4)

5

エハで一律に遅延補正を施すことが不可能なばかりか、1液晶パネル毎の対策も施し難いという問題があった。

【0017】本発明は以上の点を考慮してなされたもので、高精細、高速駆動の液晶パネルにおいても、液晶パネル内の走査回路の信号伝搬特性のばらつきの影響を排除してビデオ信号の書き込みタイミングを最適に維持するとともに、1液晶パネル毎の対策を容易にした液晶駆動装置及び液晶駆動方法を提供しようとするものである。

【0018】

【課題を解決するための手段】上記の課題を解決するために本発明の液晶駆動装置では、走査回路部と画素表示部が一体的に形成された液晶駆動装置であり、タイミング信号を発生する外部信号発生器と、外部信号発生器から発生するタイミング信号によりサンプリングされたビデオ信号と、この外部信号発生器から発生するタイミング信号の伝達遅延を行う遅延用シフトレジスタとを備えた。そして、この遅延用シフトレジスタの出力信号を前記外部信号発生器に帰還するようにして前記課題を解決した。

【0019】また、走査回路部と画素表示部が一体的に形成された液晶表示装置の液晶駆動方法では、タイミング信号を発生する外部信号発生器と、このタイミング信号によりサンプリングされたビデオ信号と、外部信号発生器から発生するタイミング信号の伝達遅延を行う遅延用シフトレジスタとを備えた。そして、このタイミング信号は一旦外部信号発生器から出力された後、再度前記外部信号発生器に帰還する液晶表示装置の液晶駆動方法を探ることによって前記課題を解決した。

【0020】

【作用】本発明の液晶駆動装置では、走査回路部と画素表示部が一体的に形成された液晶駆動装置であり、タイミング信号を発生する外部信号発生器と、外部信号発生器から発生するタイミング信号によりサンプリングされたビデオ信号と、この外部信号発生器から発生するタイミング信号の伝達遅延を行う遅延用シフトレジスタとを備えた。そして、この遅延用シフトレジスタの出力信号を前記外部信号発生器に帰還して、遅延時間を加味したタイミング信号を新たに外部信号発生器に帰還することにした。これにより、ビデオ信号の取出タイミングのばらつきが抑制され画像品位を安定に保持することができる。

【0021】また走査回路部と画素表示部が一体的に形成された液晶表示装置の液晶駆動方法では、タイミング信号を発生する外部信号発生器と、このタイミング信号によりサンプリングされたビデオ信号と、外部信号発生器から発生するタイミング信号の伝達遅延を行う遅延用シフトレジスタとを備えた。そして、このタイミング信号は一旦外部信号発生器から出力された後、再度前記外部信号発生器に帰還された伝達遅延タイミング信号とし

6

た。このため、ビデオ信号の取出タイミングのばらつきが抑制されて安定な画像を確保することができる。

【0022】

【実施例】以下、図1及び図2を参照して、本発明の液晶駆動装置及び液晶駆動方法の実施例を説明する。ここで、図1における垂直走査回路の詳細の説明は本発明が1走査線の選択時間を想定しているため省略した。なお、従来技術の液晶駆動装置及び液晶駆動方法の構成と同一の部分には同一の参照符号を付し、それらの構成や動作の説明を省略する。

10

【0023】初めに、図1を参照して本発明の液晶駆動装置及び液晶駆動方法の詳細を説明する。図1は本発明の液晶駆動装置を中心に示したブロック図である。同図における符号100は本発明の液晶駆動装置を指し、本発明の液晶駆動装置100は外部信号発生器102や、液晶パネル103で大略構成されている。前記外部信号発生器102は図示を省略したが、従来技術の外部信号発生器の構成要素に加えて後述する遅延タイミング信号をもとに遅延ビデオ信号を再発生する手段を備えて構成される。

20

【0024】液晶パネル103の細部構成は、走査方向の制御を司る垂直走査回路111や水平走査回路112を一体的に搭載して構成される。前記水平走査回路112は、例えばピーク値1.3Vで1.7MHzの矩形波 $\Phi 1$ とその反転波形 $\Phi 2$ との2相クロックで構成され、スタートパルス ΦS をもとにクロックド・インバータによるシフトレジスタにより構成される。また、従来技術のシフトレジスタSR1、SR2、SR3、SR4・・・に加えて本発明の特徴部分であるシフトレジスタSR0を新たに備えて構成される。なお、このシフトレジスタSR0は同一液晶パネル内の既存のシフトレジスタSR1、SR2、SR3、SR4・・・と略同一の遅延量を有するように構成されている。更に、SR1、SR2、SR3、SR4・・・の出力からはスイッチ開閉パルスH1、H2、H3、H4・・・が出力されており、従来技術の液晶パネルと同様にSW1、SW2、SW3、SW4・・・を備えている。また、垂直走査回路111や水平走査回路112には各画素制御用のTFT13がマトリクス状に配設されている。

30

40

【0025】そして、液晶パネル103は前述の外部信号発生器102から出力されたビデオ信号 ΦV や、タイミング信号 $\Phi 1$ 、 $\Phi 2$ 、 ΦS 、 ΦI を受取るとともに、水平走査回路112や垂直走査回路111に供給する。前記水平走査回路112内のSR1、SR2・・・ではスタートパルス ΦS をスタート基準として作動を開始し、タイミングパルス $\Phi 1$ 、 $\Phi 2$ に反応したスイッチ開閉パルスH1、H2・・・を生成して次段のSW1、SW2・・・に出力する。更に、外部信号発生器102はパルス信号 ΦI をシフトレジスタSR0に新たに出力する。SR0を設けることにより、パルス信号 ΦI がSR0を

50

(5)

7

伝搬する間にシフトレジスタ固有の遅延時間が付加され、その出力はフィードバック信号 ΦF として、前記外部信号発生器102に帰還される。このフィードバック信号 ΦF を基準に外部信号発生器102と液晶パネル103間の往復時の遅延量を加味して、ビデオ信号 ΦV のタイミングの調整がなされて出力される。これにより、液晶パネル103内の走査回路固有の遅延時間をキャンセルすることができる。

【0026】前記SW1、SW2・・・ではスイッチ開閉パルスH1、H2・・・をもとにビデオ信号 ΦV を取り込み前記TFT13のソース・ドレイン電極SDに出力する。以下、従来技術と同様にして液晶パネル103の画像表示がなされる。

【0027】次に、図2を参照して本発明の液晶駆動装置及び液晶駆動方法の動作を説明する。図2における ΦS は図1に示した外部信号発生器102が発生するスタートパルスであり、 $\Phi 1$ や $\Phi 2$ は同じく外部信号発生器102が発生するタイミングパルスである。ここで、タイミングパルス $\Phi 2$ は前記タイミングパルス $\Phi 1$ の反転波形である。また、H1、H2・・・はSR1、SR2・・・が発生するスイッチ開閉パルスであり、 ΦV は各画素におけるビデオ信号である。

【0028】そして、スタートパルス ΦS はSR1に入力され、タイミングパルス $\Phi 1$ 、 $\Phi 2$ に同期するようにして取り込まれる。SR1はパルス ΦS をスタート基準として作動を開始し、タイミングパルス $\Phi 1$ の立ち下がりでSW1を起動するためのスイッチ開閉パルスH1を出力してスイッチの拡開時に所定のビデオ信号 ΦV を取り込む。SR1の出力はSR2に転送されて、順次SW2、SW3・・・と一定の位相遅延を生じながら伝達される。同じく、タイミングパルス $\Phi 2$ の立ち下がりでSW2を起動するためのスイッチ開閉パルスH2を出力して次の画素に所定のビデオ信号 ΦV を取り込む。ここで、タイミングパルス $\Phi 1$ や $\Phi 2$ の立ち下がりタイミングと、実際にスイッチ回路SRを起動するスイッチ開閉パルスH1やH2の発生タイミングには Δt の遅延時間を生じているが、新たに追加したSR0のダミーを通過することにより旧ビデオ信号 ΦV は遅延補正 $\Delta t'$ がなされて遅延補正ビデオ信号 $\Phi V'$ として出力される。このように、SR0を追加することによって1液晶パネル毎の遅延量を正確に補正することが可能となり高精細化された液晶駆動装置においてもビデオ信号を正確に取出することができる。

【0029】本発明は前記実施例に限定されず、種々の実施形態を探ることができる。例えば前記実施例ではダミー用の2相クロックのシフトレジスタを用いてビデオ信号の遅延補正を行う場合について説明したが、2相クロックに何ら限定されるものではない。また、前記ダミー用のシフトレジスタを用いてスタートパルスの遅延補

8

正を行うことも可能であるし、更に、タイミングパルスに遅延補正を行うことも可能なことは言うまでもない。

【0030】

【発明の効果】以上説明したように、本発明の液晶駆動装置及び液晶駆動方法によれば、液晶パネル内に遅延補正用シフトレジスタを内蔵してビデオ信号の遅延補正をすることにしたため、液晶パネル内の走査回路固有の信号伝搬の影響を排除することが可能となり、製造プロセスによる特性の変動や各液晶パネル毎の特性のばらつきによるビデオ信号と信号線書き込みスイッチングとのタイミングのずれを補正することができる。これにより、高精細表示や高速駆動時においても視聴者は画像振れない良好な映像を視覚することができる。

【0031】また、製造プロセスによる特性の変動や各液晶パネル毎の特性のばらつきによるビデオ信号と信号線書き込みスイッチングとのタイミングのずれを事前に補正することができるため、表示不良等の不良を未然に防止することができる。そのため、工程不良率を低減することができ製造コストを低減することができる。

【図面の簡単な説明】

【図1】本発明の液晶駆動装置及び液晶駆動方法を示すブロック図である。

【図2】本発明の液晶駆動装置及び液晶駆動方法の動作を示すタイミングチャート図である。

【図3】従来技術の液晶駆動装置及び液晶駆動方法を示すブロック図である。


【図4】従来技術の液晶駆動装置及び液晶駆動方法の動作を示すタイミングチャート図である。

【符号の説明】


- 1 従来技術の液晶駆動装置
- 2、102 外部信号発生器
- 3、103 液晶パネル
- 4 入力端子
- 5 デコーダ
- 6 サンプルホールドS/H
- 7 ACアンプ
- 8 タイミングジェネレータTG
- 9 パルスドライバ
- 11、111 垂直走査回路
- 12、112 水平走査回路
- 13 TFT
- A ビデオ信号
- B タイミング信号
- Cs 蓄積容量
- LC 液晶セル
- VCOM 共通電極
- Syn c 同期信号
- FRP フレームパルス

(6)


【図1】




【図2】



【図4】



【図3】



* NOTICES *

Japan Patent Office is not responsible for any damages caused by the use of this translation.

1. This document has been translated by computer. So the translation may not reflect the original precisely.
2. **** shows the word which can not be translated.
3. In the drawings, any words are not translated.

DETAILED DESCRIPTION

[Detailed Description of the Invention]

[0001]

[Industrial Application] This invention relates to the liquid crystal driving gear and the liquid crystal actuation approach of having improved the write-in timing of a video signal especially about the liquid crystal driving gear and the liquid crystal actuation approach which are used for a viewfinder, liquid crystal projector equipment, etc. of a camcorder/movie.

[0002]

[Description of the Prior Art] In recent years, with the spread of the devices with a liquid crystal display represented by a camcorder/movie and the liquid crystal projector, the demand of high-performance-izing to a liquid crystal display increases, and highly-minute-izing and high-definition-izing of a liquid crystal display are advancing quickly. It divides roughly into this liquid crystal display, only the thin film transistor for pixel control is formed on a substrate, and a scanning circuit is classified into what is performed around IC, and the thing which builds in a scanning circuit in one on a substrate with the thin film transistor for pixel control.

[0003] On the other hand, while the thin film transistor (TFT: Thin Film Transistor) it is only hereafter described as "TFT") which made polycrystalline silicon (Poly-Si) the barrier layer makes small switching element size for every pixel from the high level of the actuation capacity and is advantageous to highly-minute-izing, since it has the advantage which can constitute a scanning circuit on the same substrate as a display, it is making the mainstream. Moreover, aiming at implementation of a low cost liquid crystal display, various researches are made by highly minute-ization. Furthermore, the dot sequential system which inputs a video signal into a pixel and goes is adopted as punctiform like the scanning mode of the Braun tube (CRT) from the high level of that high-speed engine performance, and the line sequential actuation method which inputs the video signal for the 1 scanning line into a line collectively is making the difference conspicuous [scanning circuit / of this method]. This invention relates to the liquid crystal display which contained on the substrate the scanning circuit to which highly minute-ization goes.

[0004] The liquid crystal driving gear and the liquid crystal actuation approach of the conventional technique are explained with reference to drawing 3 and drawing 4.

[0005] With reference to introduction and drawing 3, the configuration of the liquid crystal driving gear of the conventional technique is explained. In this drawing, a sign 1 points out the liquid crystal driving gear of the conventional technique. The profile configuration of the liquid crystal driving gear 1 of the conventional technique is carried out with the external signal generator 2 or a liquid crystal panel 3. The details configuration of said external signal generator 2 consists of the input terminal 4 into which video signal A is inputted, a decoder 5, sample hold S/H6 and the AC amplifier 7, a timing generator TG 8, and pulse driver 9 grade. Moreover, said liquid crystal panel 3 carries in one the vertical-scanning circuit 11 and the horizontal scanning circuit 12 which manage control of a scanning direction, and is constituted. said horizontal scanning circuit 12 -- the shift registers (it is only hereafter described as "SR") SR1, SR2, SR3, and SR4 with a horizontal picture element of several about -- the switches (it is

only hereafter described as "SW") SW1, SW2, SW3, and SW4 which come to have ... and manage write-in control of a video signal under control of said shift register further -- it has ... and is constituted.

[0006] TFT13 for each pixel control is arranged in the vertical-scanning circuit 11 and the horizontal scanning circuit 12 in the shape of a matrix. That is, said TFT13 consists of a source drain electrode SD and a gate electrode G, and the gate electrode G is connected to said vertical-scanning circuit 11 in common. Similarly, the source drain electrode SD is connected to said horizontal scanning circuit 12 in common as a signal line. Moreover, the source drain electrode SD is connected to the common electrode VCOM through storage capacitance Cs and liquid crystal cell LC. Since the source drain on actuation interchanges and it has bidirection like usual FET (field-effect transistor) here when the bias polarity of a circuit reverses the source electrode and drain electrode in TFT13, suppose that both are treated as one and the source drain electrode SD is called.

[0007] Actuation of the liquid crystal driving gear of such a configuration and the liquid crystal actuation approach is explained. Video signal A inputted into the input terminal 4 of drawing 3 is inputted into a decoder 5. In a decoder 5, while changing video signal A of a composite video signal configuration into the separate signal of R, G, and B which suited actuation of a liquid crystal panel 3, it outputs to the timing generator TG 8 which mentions a synchronizing signal Sync later. It combines, and in a decoder 5, equalization circuits, such as a color, a picture, and a hue, are added and it is sent out to sample hold S/H6 of the next step (graphic display abbreviation). In said S/H6, taking the frame pulse FRP and synchronization which were outputted from the timing generator TG 8, the video signal of R, G, and B is alternating-current-ized, and video signal ϕV is generated and outputted. (R, G, and B video signal are collectively called ϕV henceforth) .

[0008] In a timing generator TG 8, it generates from the synchronizing signal Sync which VCO (Voltage Controlled Oscillator: armature-voltage control transmitter) and said decoder 5 various kinds of timing signal B of whose required for control of a liquid crystal panel 3 is not illustrated generate, and outputs to the pulse driver 9 of the next step as $\phi 1'$ of the tie MIIGU signal B, $\phi 2'$, and $\phi S'$. In the pulse driver 9, it changes into predetermined signal level, and $\phi 1$, $\phi 2$, and ϕS are generated and outputted. If the role of said tie MIIGU signals $\phi 1$ and $\phi 2$ and ϕS is explained, $\phi 1$ and $\phi 2$ will be the timing pulses for SR in said horizontal scanning circuit 12, and, similarly ϕS will be the start pulse of a horizontal scanning circuit (the various timing pulses of a vertical-scanning circuit system omit).

[0009] A liquid crystal panel 3 is supplied to the horizontal scanning circuit 12 or the vertical-scanning circuit 11 while it carries out the receipt of video signal ϕV inputted from the above-mentioned external signal generator 2, and timing signals $\phi 1$ and $\phi 2$ and ϕS . SR1 and SR2 in said horizontal scanning circuit 12 -- the switch closing motion pulses H1 and H2 following [in .., start actuation by making start pulse ϕS into start criteria, and] timing pulses $\phi 1$ and $\phi 2$.. generating -- SW1 and SW2 of the next step -- it outputs to .. said SW1 and SW2 -- in .., video signal ϕV is incorporated based on said switch closing motion pulse, and it outputs to the source drain electrode SD of TFT13 through a signal line. In said TFT13, the gate electrode G is made into an active state following the selection pulse input of the scan period of the vertical-scanning circuit 11. Image data are incorporated from the horizontal scanning circuit 12 one by one to each source drain electrode SD at the active period of said vertical-scanning circuit 11. Image data are supplied to storage capacitance Cs and liquid crystal cell LC. When actuation of said liquid crystal cell LC is twisted in the applied-voltage direction and makes the liquid crystal molecule which is not illustrated by the electrical potential difference supplied according to the image level of each pixel stand up, image display is made by the liquid crystal panel 3 using the optical activity of this liquid crystal molecule.

[0010] Next, with reference to drawing 3 and drawing 4 , actuation of the liquid crystal driving gear of the conventional technique and the liquid crystal actuation approach is explained.

[0011] **** SR1 and SR2 which shows drawing 4 to drawing 3 here .., and SW1 and SW2 -- it is timing-chart drawing showing actuation of .. ϕS in drawing 4 is a start pulse which the external signal generator 2 shown in drawing 3 generates, and $\phi 1$ and $\phi 2$ are timing pulses which the external

signal generator 2 similarly generates. Here, a timing pulse ϕ_2 is the reversal wave of said timing pulse ϕ_1 . H1 and H2 .. said SR1 and SR2 -- it is the switch closing motion pulse which .. generates, and ϕ_V is the video signal which can be boiled and set to an each pixel. [moreover,]

[0012] And start pulse ϕ_S is inputted into SR1 of the first rank as a square wave of 590ns of pulse width, and as it synchronizes with timing pulses ϕ_1 and ϕ_2 , it is incorporated. SR1 of the first rank starts actuation by making start pulse ϕ_S into start criteria, outputs the switch closing motion pulse H1 for starting SW1 in falling of a timing pulse ϕ_1 , and incorporates video signal ϕ_V according to a predetermined pixel at the time of extension of a switch. the output of SR1 is transmitted to SR2 -- having -- one by one -- SW2 and SW3 -- it is transmitted, producing phase delay of a proper for every .. and liquid crystal panel. Similarly the switch closing motion pulse H2 for starting SW2 in falling of a timing pulse ϕ_2 is outputted, and desired video signal ϕ_V is incorporated to the following pixel. Here, as shown in drawing 4, the time delay of Δt is produced to a timing pulse ϕ_1 , the falling timing of ϕ_2 , and the generating timing of the switch closing motion pulses H1 and H2 that starts a switching circuit actually. For the reason mentioned later, this time delay Δt contains deflection (dispersion) for every liquid crystal panel.

[0013] That is, while polycrystalline silicon TFT constitutes a scanning circuit, it also constitutes the switching element of each pixel, and the electrical characteristics of this polycrystalline silicon TFT are greatly influenced by the diameter of crystal grain of a silicon thin film, and the grain boundary trap termination degree by hydrogen. For this reason, in order to optimize the transistor characteristics of the switching element of each pixel, when adjust the threshold of TFT, it changes whenever [termination / of hydrogen] or a manufacture process is changed, it will be influenced also in the signal propagation in a scanning circuit. Moreover, when manufacturing two or more liquid crystal panels from one wafer, dispersion in the property by the fetch part in a wafer (dispersion for every liquid crystal panel) etc. will affect the signal propagation in a scanning circuit. The effect of dispersion in these properties appears as dispersion in the above time delay Δt .

[0014] Conventionally, the timing which sends out this video signal ϕ_V to the switch corresponding to each signal line was outputted as video signal ϕ_V which added fixed time delay and was beforehand adjusted within the external signal generator 2 on the basis of the timing signal which oneself generates.

[0015]

[Problem(s) to be Solved by the Invention] However, by the liquid crystal driving gear and the liquid crystal actuation approach of the conventional technique, since dispersion occurs in a travelling period until the timing signal inputted from the external signal generator as mentioned above reaches the switch of a horizontal scanning circuit, the timing of the video signal inputted may be changed. In order to mix in the signal line which adjoins if **** of the reading timing of such a video signal becomes large, it becomes the factor which a virtual image is written [factor] in the adjoining pixel so to speak, and degrades pixel grace remarkably. Moreover, although it did not become a problem with the liquid crystal panel of a low pixel comparatively, so that a pixel becomes highly minute and the switching time changes short, or the more the actuation rate increased, the more there was a case for which the timing margin of a video signal can be taken enough where it could not ignore.

[0016] Furthermore, since dispersion in this travelling period was what is generated according to an individual for every liquid crystal panel as mentioned above, it had the problem of being hard to take the measures for every about [that it is impossible to perform delay amendment uniformly with a wafer] and liquid crystal panel.

[0017] This invention was made in consideration of the above point, and also in the liquid crystal panel of a high definition and high-speed actuation, it tends to offer the liquid crystal driving gear and the liquid crystal actuation approach which took easy the measures for every liquid crystal panel while it eliminates the effect of dispersion in the signal propagation property of the scanning circuit in a liquid crystal panel and maintains the write-in timing of a video signal the optimal.

[0018]

[Means for Solving the Problem] In order to solve the above-mentioned technical problem, it is the liquid crystal driving gear in which the scanning circuit section and a pixel display were formed in one

with the liquid crystal driving gear of this invention, and it had the shift register for delay which performs the transfer lag total of the external signal generator which generates a timing signal, the video signal sampled by the timing signal generated from an external signal generator, and the timing signal generated from this external signal generator. And as the output signal of this shift register for delay was returned to said external signal generator, said technical problem was solved.

[0019] Moreover, the scanning circuit section and a pixel display were equipped with the shift register for delay which performs the transfer lag total of the external signal generator which generates a timing signal, the video signal sampled by this timing signal, and the timing signal generated from an external signal generator by the liquid crystal actuation approach of the liquid crystal display formed in one. And once this timing signal was outputted from the external signal generator, it solved said technical problem by taking the liquid crystal actuation approach of a liquid crystal display of returning to said external signal generator again.

[0020]

[Function] In the liquid crystal driving gear of this invention, the scanning circuit section and a pixel display are the liquid crystal driving gears formed in one, and it had the shift register for delay which performs the transfer lag total of the external signal generator which generates a timing signal, the video signal sampled by the timing signal generated from an external signal generator, and the timing signal generated from this external signal generator. And the output signal of this shift register for delay was returned to said external signal generator, and the timing signal which considered the time delay was made to newly return to an external signal generator. Thereby, dispersion in the fetch timing of a video signal is controlled, and image grace can be held to stability.

[0021] Moreover, the scanning circuit section and a pixel display were equipped with the shift register for delay which performs the transfer lag total of the external signal generator which generates a timing signal, the video signal sampled by this timing signal, and the timing signal generated from an external signal generator by the liquid crystal actuation approach of the liquid crystal display formed in one. And once this timing signal was outputted from the external signal generator, it was made into the timing signal the transfer lag total which returned to said external signal generator again. For this reason, dispersion in the fetch timing of a video signal is controlled, and a stable image can be secured.

[0022]

[Example] Hereafter, with reference to drawing 1 and drawing 2, the liquid crystal driving gear of this invention and the example of the liquid crystal actuation approach are explained. Here, since this invention assumed the selection time amount of the 1 scanning line, explanation of the detail of the vertical-scanning circuit in drawing 1 was omitted. In addition, the same reference mark is given to the same part as the configuration of the liquid crystal driving gear of the conventional technique, and the liquid crystal actuation approach, and explanation of those configurations and actuation is omitted.

[0023] With reference to introduction and drawing 1, the liquid crystal driving gear of this invention and the detail of the liquid crystal actuation approach are explained. Drawing 1 is the block diagram shown centering on the liquid crystal driving gear of this invention. The sign 100 in this drawing points out the liquid crystal driving gear of this invention, and the profile configuration of the liquid crystal driving gear 100 of this invention is carried out with the external signal generator 102 and the liquid crystal panel 103. Although said external signal generator 102 omitted the graphic display, it is equipped with the recurrence student means [video signal / delay] based on the delay timing signal which is mentioned later in addition to the component of the external signal generator of the conventional technique, and is constituted.

[0024] The details configuration of a liquid crystal panel 103 carries in one the vertical-scanning circuit 111 and the horizontal scanning circuit 112 which manage control of a scanning direction, and is constituted. Said horizontal scanning circuit 112 is constituted from peak value 13V by 2 phase clock of the 1.7MHz square wave $\phi 1$ and its reversal wave $\phi 2$, and is constituted based on start pulse ϕS by the shift register by the clocked inverter. moreover, the shift registers SR1, SR2, SR3, and SR4 of the conventional technique -- in addition to ..., it newly has the shift register SR 0 which is the description part of this invention, and is constituted. in addition, the shift registers SR1, SR2, SR3, and SR4 of

existing [this shift register SR 0] in the same liquid crystal panel ... and abbreviation -- it is constituted so that it may have the same amount of delay. SR1, SR2, SR3, and SR4 -- the switch closing motion pulses H1, H2, H3, and H4 from the output of ... outputs -- having -- **** -- the liquid crystal panel of the conventional technique -- the same -- SW1, SW2, SW3, and SW4 -- it has ... [furthermore,] Moreover, TFT13 for each pixel control is arranged in the vertical-scanning circuit 111 or the horizontal scanning circuit 112 in the shape of a matrix.

[0025] And a liquid crystal panel 103 is supplied to the horizontal scanning circuit 112 or the vertical-scanning circuit 111 while it carries out the receipt of video signal ϕV outputted from the above-mentioned external signal generator 102, timing signals $\phi 1$ and $\phi 2$ and ϕS , and the ϕI . SR1 and SR2 in said horizontal scanning circuit 112 -- the switch closing motion pulses H1 and H2 following [in .., start actuation by making start pulse ϕS into start criteria, and] timing pulses $\phi 1$ and $\phi 2$.. generating -- SW1 and SW2 of the next step -- it outputs to .. Furthermore, the external signal generator 102 newly outputs pulse signal ϕI to a shift register SR 0. By forming SR0, while pulse signal ϕI spreads SR0, the time delay of a shift register proper is added, and the output returns to said external signal generator 102 as feedback signal ϕF . The amount of delay at the time of the round trip between the external signal generator 102 and a liquid crystal panel 103 is considered on the basis of this feedback signal ϕF , and adjustment of the timing of video signal ϕV is made and outputted. Thereby, the time delay of the scanning circuit proper in a liquid crystal panel 103 is cancellable.

[0026] said SW1 and SW2 .. the switch closing motion pulses H1 and H2 -- video signal ϕV is incorporated based on .., and it outputs to said source drain electrode SD of TFT13. Hereafter, the image display of a liquid crystal panel 103 is made like the conventional technique.

[0027] Next, with reference to drawing 2 , actuation of the liquid crystal driving gear of this invention and the liquid crystal actuation approach is explained. ϕS in drawing 2 is a start pulse which the external signal generator 102 shown in drawing 1 generates, and $\phi 1$ and $\phi 2$ are timing pulses which the external signal generator 102 similarly generates. Here, a timing pulse $\phi 2$ is the reversal wave of said timing pulse $\phi 1$. H1 and H2 .. SR1 and SR2 -- it is the switch closing motion pulse which .. generates, and ϕV is a video signal in each pixel. [moreover,]

[0028] And start pulse ϕS is inputted into SR1, and as it synchronizes with timing pulses $\phi 1$ and $\phi 2$, it is incorporated. SR1 starts actuation by making pulse ϕS into start criteria, outputs the switch closing motion pulse H1 for starting SW1 in falling of a timing pulse $\phi 1$, and incorporates predetermined video signal ϕV at the time of extension of a switch. the output of SR1 is transmitted to SR2 -- having -- one by one -- SW2 and SW3 -- it is transmitted, producing fixed phase delay as .. Similarly the switch closing motion pulse H2 for starting SW2 in falling of a timing pulse $\phi 2$ is outputted, and predetermined video signal ϕV is incorporated to the following pixel. Here, although the time delay of Δt is produced to a timing pulse $\phi 1$, the falling timing of $\phi 2$, and the switch closing motion pulse H1 and the generating timing of H2 that start switching circuit SR actually, by passing the newly added dummy of SR0, delay amendment $\Delta t'$ is made and old video signal ϕV is outputted as delay amendment video signal $\phi V'$. Thus, by adding SR0, it becomes possible to amend the amount of delay for every liquid crystal panel to accuracy, and a video signal can be taken out to accuracy also in the liquid crystal driving gear made highly minute.

[0029] This invention is not limited to said example, but can take various operation gestalten. For example, although said example explained the case where delay amendment of a video signal was performed using the shift register of 2 phase clock for dummies, it is not limited to 2 phase clock at all. Moreover, it is also possible to perform delay amendment of a start pulse using the shift register for said dummies, and it cannot still be overemphasized that it is also possible to perform delay amendment to a timing pulse.

[0030]

[Effect of the Invention] As explained above, according to the liquid-crystal driving gear and the liquid-crystal actuation approach of this invention, it writes to build in the shift register for delay amendment in a liquid crystal panel, and carry out delay amendment of a video signal, it becomes possible to eliminate the effect of signal propagation of the scanning circuit proper in a liquid crystal panel, and a gap of the

timing of the video signal and the signal-line write-in switching by fluctuation of a property or dispersion of the property for every liquid crystal panel by the manufacture process can be amended. Thereby, a viewer can do vision of the good image without an image deflection at the time of a highly minute display or high-speed actuation.

[0031] Moreover, since **** of the timing of the video signal and the signal-line write-in switching by fluctuation of a property or dispersion of the property for every liquid crystal panel by the manufacture process can be amended in advance, the defect of a poor display can be prevented beforehand. Therefore, a process percent defective can be reduced and a manufacturing cost can be reduced.

[Translation done.]

*** NOTICES ***

Japan Patent Office is not responsible for any damages caused by the use of this translation.

1. This document has been translated by computer. So the translation may not reflect the original precisely.
2. **** shows the word which can not be translated.
3. In the drawings, any words are not translated.

CLAIMS

[Claim(s)]

[Claim 1] The external signal generator which the scanning circuit section and a pixel display are the liquid crystal driving gears formed in one, and generates a timing signal, The video signal sampled by the timing signal generated from said external signal generator, The liquid crystal driving gear characterized by providing a means and a feedback means to return a timing signal to said external signal generator the transfer lag total which is the output of a means said transfer lag total, and changing the transfer lag total which performs the transfer lag total of the timing signal generated from said external signal generator.

[Claim 2] The external signal generator which the scanning circuit section and a pixel display are the liquid crystal actuation approaches of the liquid crystal display formed in one, and generates a timing signal, The video signal sampled by the timing signal generated from said external signal generator, The transfer lag total which performs the transfer lag total of the timing signal generated from said external signal generator A means, A feedback means to return a timing signal to said external signal generator the transfer lag total which is the output of a means said transfer lag total is provided. Said timing signal is the liquid crystal actuation approach characterized by being a timing signal the transfer lag total which returned to said external signal generator again with said feedback means after being outputted to said scanning circuit section from said external signal generator.

[Translation done.]


* NOTICES *

Japan Patent Office is not responsible for any damages caused by the use of this translation.


1. This document has been translated by computer. So the translation may not reflect the original precisely.
2. **** shows the word which can not be translated.
3. In the drawings, any words are not translated.

DRAWINGS


[Drawing 1]




[Drawing 2]



[Drawing 3]



[Drawing 4]



[Translation done.]